고속 PCB 설계의 타이밍 분석

디지털 시스템 설계 엔지니어에게 타이밍 분석은 고속 PCB 설계의{0}중요한 부분입니다. 특히 100M 버스의 등장으로 신호 에지 속도가 피코초에 도달한 후 시스템 성능은{2}설계 초기에 정확한 타이밍 분석과 계산이 필요한 프런트 엔드 설계에 더 의존하게 되었습니다. 타이밍 분석과 신호 무결성은 분리할 수 없으며 우수한 신호 품질은 타이밍 관계를 보장하는 열쇠입니다. 반사, 누화 및 기타 현상으로 인한 신호 품질 문제는 타이밍 시프트 및 무질서를 유발할 수 있으므로 설계 시 이 두 가지를 함께 고려해야 합니다.

타이밍 분석의 출발점은 신호 설정 또는 유지 시간 관계에 따라 설계 방식을 결정하는 것입니다. 이 방법은 IC 설계, 기판 설계 및 시스템 설계를 포함한 전체 설계 프로세스를 통해 실행됩니다.

비행 시간{0}}{1}}은 신호가 전송되는 순간부터 수신단에서 신호가 안정적인 순간까지의 차이를 말하며 배선 및 부하로 인한 지연을 표현하는 데 사용됩니다. . 저속의 경우 근사적인 방법으로 결정할 수 있지만, 고속의 PCB 설계에서는{2}}부하 및 전송선로 효과 등의 요인으로 인해 시뮬레이션 방법으로 결정해야 합니다. 비행 시간이 결정된 후 표 또는 수동 방법을 사용하여 타이밍 계산을 구현하여 신호가 신호 샘플 및 홀드 요구 사항을 충족하는지 확인할 수 있습니다. 마찬가지로 라우팅 길이 규칙을 얻으려면 이 프로세스를 반대로 하십시오.

공통 클럭 모드의 특징은 트랜시버의 클럭이 공통 클럭 소스에 의해 제공된다는 것입니다. 두 가지 특징이 있습니다. 하나는 데이터가 한 주기 내에 수신단에 도달해야 한다는 것이고, 두 번째는 클럭 차이가 타이밍에 큰 영향을 미친다는 것입니다.

일반적으로 클럭과 데이터가 동일한 유형의 인터페이스에 의해 구동되는 경우 타이밍 계산은 둘 사이의 위상차만 고려하면 됩니다. 그렇지 않은 경우 비행 시간에 따라 위상차(배선 길이 등)를 조정해야 합니다. 데이터 클럭 라우팅이 동일한 길이라는 점에서 방법은 비효율적입니다.

설계에서 스위칭 잡음, 기호 간 간섭,{1}비이상적 루프와 같은{0}다른 요소가 신호 위상에 영향을 미칩니다. 따라서 한편으로는 타이밍 설계에서 설계 마진을 합리적으로 추가해야 하고 다른 한편으로는 간섭의 영향을 줄이기 위해 다른 설계 방법을 채택해야 합니다.