Via의 기생 커패시턴스와 기생 인덕턴스

1. 경유

비아는 다층 PCB의 중요한 구성 요소 중 하나이며 드릴링 비용은 일반적으로 PCB 제조 비용의 30~40%를 차지합니다. 간단히 말해서 PCB의 모든 구멍을 비아라고 부를 수 있습니다. 기능의 관점에서 비아는 두 가지 범주로 나눌 수 있습니다. 하나는 레이어 간의 전기 연결에 사용됩니다. 다른 하나는 장치를 고정하거나 배치하는 데 사용됩니다. 프로세스 측면에서 이러한 비아는 일반적으로 블라인드 비아, 매설 비아 및 관통 비아의 세 가지 범주로 나뉩니다. 막힌 구멍은 인쇄 회로 기판의 상단 및 하단 표면에 위치하며 표면 회로와 기본 내부 회로 사이의 연결을 위해 특정 깊이를 갖습니다. 구멍의 깊이는 일반적으로 특정 비율(조리개)을 초과하지 않습니다. 매립 구멍은 인쇄 회로 기판의 내부 층에 위치한 연결 구멍을 말하며 회로 기판의 표면까지 확장되지 않습니다. 위의 두 가지 유형의 구멍은 회로 기판의 내부 레이어에 있습니다. 라미네이션 전 스루홀 형성 공정을 거쳐 완성되며, 스루홀 형성 과정에서 여러 개의 내층이 중첩될 수 있다. 세 번째 유형은 관통 구멍이라고 하며 전체 회로 기판을 통과하며 내부 상호 연결을 구현하거나 구성 요소의 장착 위치 지정 구멍으로 사용할 수 있습니다. 스루홀은 프로세스에서 구현하기 쉽고 비용이 저렴하기 때문에 대부분의 인쇄 회로 기판은 다른 두 가지 유형의 비아 대신 스루홀을 사용합니다. 달리 명시되지 않는 한 아래에 언급된 비아는 비아로 간주됩니다. 설계 관점에서 볼 때 비아는 주로 두 부분으로 구성됩니다. 하나는 중앙의 드릴 구멍이고 다른 하나는 아래 그림과 같이 드릴 구멍 주변의 패드 영역입니다. 이 두 부분의 크기가 비아의 크기를 결정합니다. 당연히 고속, 고밀도 PCB 설계에서 설계자는 비아 홀이 작을수록 보드에 더 많은 배선 공간을 남길 수 있기를 항상 희망합니다. 또한, 비아홀이 작을수록 자체의 기생 커패시턴스가 작아진다. 작을수록 고속 회로에 적합합니다. 그러나 홀 크기의 감소는 비용 증가를 가져오고, 비아 홀의 크기는 무한정으로 감소할 수 없습니다. 드릴링 및 도금 기술에 의해 제한됩니다. 구멍이 작을수록 드릴링이 더 쉽습니다. 구멍이 오래 걸릴수록 중심 위치에서 벗어나기가 더 쉽습니다. 구멍의 깊이가 천공된 구멍의 직경의 6배를 초과하면 구멍 벽이 구리로 균일하게 도금될 수 있음을 보장할 수 없습니다. 예를 들어 일반적인 6- 레이어 PCB 보드의 두께(관통 깊이)는 약 50Mil이므로 PCB 제조업체가 제공할 수 있는 드릴링 직경은 8Mil 정도로 작습니다.

둘째, 비아의 기생 커패시턴스

구멍 자체에는 접지에 대한 기생 정전 용량이 있습니다. 그라운드 레이어의 아이솔레이션 홀의 직경을 D2, 비아 패드의 직경을 D1, PCB 기판의 두께를 T, 기판 기판의 유전율을 ε라고 알면 기생 커패시턴스가 C=1.41εTD1/(D2-D1) 비아 홀의 기생 커패시턴스가 회로에 미치는 주요 영향은 신호의 상승 시간을 연장하고 회로의 속도. 예를 들어 두께가 50Mil인 PCB 기판의 경우 내경이 10Mil이고 패드 직경이 20Mil인 비아홀을 사용하면 패드와 접지 구리 영역 사이의 거리가 32Mil이면 위의 공식으로 비아 홀을 근사할 수 있습니다. 기생 커패시턴스는 대략 C=1.41x4.4x0입니다.{{30 }}50x0.020/(0.032-0.020)=0.517pF이고 이 부분의 정전용량으로 인한 상승 시간 변동은 T10-90=2.2C(Z0/2 )=2.2 x0.517x(55/2)=31.28ps. 이러한 값에서 단일 비아의 기생 커패시턴스로 인한 상승 지연을 늦추는 효과가 명확하지 않지만 비아가 레이어 간 전환을 위해 배선에서 여러 번 사용되는 경우 설계자는 여전히 신중하게 고려하십시오.

3. 비아의 기생 인덕턴스

마찬가지로, 비아 홀에는 기생 인덕턴스와 기생 커패시턴스가 있습니다. 고속 디지털 회로 설계에서 비아 홀의 기생 인덕턴스로 인한 피해는 종종 기생 커패시턴스의 영향보다 큽니다. 기생 직렬 인덕턴스는 바이패스 커패시터의 기여도를 약화시키고 전체 전력 시스템의 필터링 효과를 약화시킵니다. 다음 공식을 사용하여 비아의 대략적인 기생 인덕턴스를 간단히 계산할 수 있습니다. () - PCB 설계 지침 - 비아 정보 여기서 L은 비아의 인덕턴스, h는 비아의 길이, d는 센터 드릴 구멍. 비아홀의 직경은 인덕턴스에 거의 영향을 미치지 않지만 비아홀의 길이는 인덕턴스에 큰 영향을 미친다는 것을 공식에서 알 수 있습니다. 여전히 위의 예를 사용하여 비아의 인덕턴스는 다음과 같이 계산할 수 있습니다. L=5.08x0.050[ln(4x0.050/0.010) 1]=1.015nH. 신호의 상승 시간이 1ns인 경우 등가 임피던스는 XL=πL/T10-90=3.19Ω입니다. 고주파 전류가 흐르면 이러한 임피던스를 더 이상 무시할 수 없습니다. 특히 바이패스 캐패시터는 파워 레이어와 그라운드 레이어를 연결할 때 2개의 비아를 통과해야 비아의 기생 인덕턴스가 2배가 된다. 4. 고속 PCB의 비아 설계 비아의 기생 특성에 대한 위의 분석을 통해 우리는 고속 PCB 설계에서 단순해 보이는 비아가 종종 회로 설계에 큰 부정적인 영향을 미친다는 것을 알 수 있습니다. 효과.

비아의 기생 효과로 인한 부작용을 줄이기 위해 최선을 다해 설계할 수 있습니다.

1. 비용과 신호 품질을 모두 고려하여 적당한 비아 홀 크기를 선택하십시오. 예를 들어 메모리 모듈 PCB 설계의 6-10 레이어의 경우 10/20Mil(드릴링/패드) 비아를 사용하는 것이 좋습니다. 일부 고밀도 및 소형 보드의 경우 8/18Mil 비아를 사용해 볼 수도 있습니다. 구멍. 현재의 기술적인 조건에서는 더 작은 크기의 비아를 사용하기가 어렵습니다. 전원 또는 접지 비아의 경우 더 큰 크기를 사용하여 임피던스를 줄이는 것이 좋습니다.

2. 위에서 논의한 두 가지 공식으로부터 더 얇은 PCB 보드를 사용하는 것이 비아의 두 가지 기생 매개변수를 줄이는 데 유리하다는 결론을 내릴 수 있습니다.

3. PCB의 신호 트레이스 레이어를 변경하지 마십시오. 즉, 불필요한 비아를 사용하지 마십시오.

4. 전원 공급 장치의 핀과 접지는 근처에 구멍을 뚫어야 합니다. 비아 홀과 핀 사이의 리드가 짧을수록 인덕턴스가 증가하므로 더 좋습니다. 동시에 전원선과 접지선은 가능한 한 두꺼워 임피던스를 줄여야 합니다.

5. 신호에 대해 폐쇄 루프를 제공하기 위해 신호가 레이어를 변경하는 비아 근처에 일부 접지된 비아를 배치합니다. PCB에 다수의 중복 접지 비아를 배치하는 것도 가능합니다. 물론 디자인의 유연성이 필요합니다. 위에서 논의한 비아 모델은 각 레이어에 패드가 있는 경우이며 때로는 일부 레이어의 패드를 줄이거나 제거할 수도 있습니다. 특히 비아 홀 밀도가 매우 큰 경우 구리 레이어에서 루프를 분리하는 깨진 슬롯이 발생할 수 있습니다. 이 문제를 해결하기 위해 비아의 위치를 ​​이동하는 것 외에도 구리 레이어에 비아를 배치하는 것도 고려할 수 있습니다. 패드 크기가 줄어듭니다.